Каждый высокоскоростной трансивер включает в себя два канала: передатчик и приемник. Передатчик и приемник состоят из физического подуровня кодирования (PCS, подуровень синического кодирования с p-полем) и дополнительного подуровня физической среды (PMA, физический). дополнительный подслой media) состоит из двух частей.
PCS включает в себя аппаратную логическую реализацию цифровых функций в трансиверах, совместимых с поддерживаемыми протоколами, каналы передачи включают FIFO с фазовой компенсацией, сериализатор байтов, кодер 8B/10B и другие модули; Каналы приема включают выравниватель слов, FIFO согласования скорости, декодер 8B/10B, десериализатор байтов, секвенсор байтов, FIFO фазовой компенсации и другие модули.
PMA включает в себя аналоговую схему для буферов ввода-вывода, CDR, сериализатора/десериализатора (SER/DES), а также программируемые предыскажения и выравнивания для оптимизации производительности последовательного канала данных.
Когда канал приемопередатчика устройства работает, выходные параллельные данные в архитектуре FPGA передаются через передатчик PCS и PMA и, наконец, преобразуются в последовательные данные и отправляются. Полученные входные последовательные данные передаются в FP в формате последовательных данных посредством обработки приемника PMA и PCS для выполнения следующего этапа обработки.